NAND, une approche disruptive des codes correcteurs d’erreur

Améliorer les performances en introduisant des perturbations dans les algorithmes… Étrange idée ? C’est pourtant la voie qu’explore le projet de recherche NAND. Et avec succès : les performances obtenues par cette nouvelle approche des codes correcteurs d’erreur intéressent toute l’industrie de l’information numérique, depuis les transmissions jusqu’au stockage de données.

Les codes correcteurs d’erreur sont partout : dans la téléphonie mobile, dans les liaisons satellitaires, dans les signaux de télévision et même à l’intérieur des systèmes. Dès l’instant où il y a échange d’information, ils interviennent pour détecter et corriger les erreurs de transmission. Emmanuel Boutillon, professeur à l’UBS, chercheur au Lab-STICC et coordinateur du projet NAND donne un supplément d’éclairage : “Le code correcteur est une signature obtenue par calcul que l’on ajoute au message émis. Si une partie du message est effacée ou erronée du fait d’interférences physiques, la redondance ajoutée permet de retrouver le message initial.”

À l’exemple des fameux turbo-codes inventés dans les années 90 en Bretagne, les codes correcteurs d’erreur fonctionnent de manière itérative “par affinages successifs du décodage”. C’est le caractère déterministe de cette approche itérative que le projet de recherche NAND se propose de bousculer. Il introduit délibérément “du bruit” dans le processus algorithmique avec pour objectif d’améliorer les performances. NAND est l’acronyme de Noise Against Noise Decoder.

Un code efficace et sobre à moindre coût

En quoi l’ajout de bruit peut-il être bénéfique ? Le coordinateur du projet fait le parallèle avec un lâcher de bille sur une planche composée de creux et de bosses : “Si on ne fait que lâcher la bille, elle va se loger dans le creux le plus proche. Mais si on ajoute une perturbation en secouant la planche, la bille va pouvoir aller se loger dans le creux le plus profond d’où elle ne pourra plus sortir. Dans le cas du décodage, l’introduction d’aléas permet aux algorithmes d’être plus efficaces en dépassant les situations de blocage.”

À l’efficacité du décodage s’ajoutent deux autres critères : un code correcteur d’erreur optimisé doit aussi être peu consommateur en énergie et peu gourmand en surface de silicium (donc en coût de fabrication). Les travaux démarrés en 2016 ont consisté en des études mathématiques, puis l’application des principes obtenus à des standards de communication, et enfin des expérimentations à partir d’une implémentation sur circuit intégré reprogrammable (FPGA). À partir des trois critères exigés, NAND aboutit à un compromis remarquable. Par exemple, appliqué au standard de communication 10 Gigabit Ethernet : “Nous sommes trois fois plus efficaces que l’état de l’art.”

À terme, des retombées certaines

NAND ne se terminera qu’en septembre 2019, mais déjà plusieurs signes montrent que ses travaux sont particulièrement remarqués. Du point de vue académique, les invitations à des conférences se multiplient, de même que les publications dans les revues. Du point de vue industriel, plusieurs contrats sont en cours de discussion. En particulier le logiciel de simulation des codes correcteurs développé dans le cadre fait l’objet de contacts et de contrats multiples.

Au retour d’un symposium à Hong Kong qui avait lieu en décembre 2018, Emmanuel Boutillon se montrait très confiant : “L’avenir du projet n’est pas encore joué car il faut du temps entre la démonstration du concept et l’adoption par l’industrie. Mais je prédis qu’il existera des circuits intégrés industriels qui utiliseront notre technologie. De ce que j’ai pu voir en décembre, nous avons une bonne longueur d’avance.”